2015년 전기기사 2회차 71번 - 기출문제 및 해설
문제 1
다음의 연산증폭기 회로에서 출력전압
V
0
V_0
V
0
를 나타내는 식은?(단,
V
i
V_i
V
i
는 입력 신호이다.)
1.
V
0
=
−
12
d
V
i
d
t
V_0 = -12
\frac{dV_i}
{dt}
V
0
=
−
12
d
t
d
V
i
2.
V
0
=
−
8
d
V
i
d
t
V_0 = -8
\frac{dV_i}
{dt}
V
0
=
−
8
d
t
d
V
i
3.
V
0
=
−
0.5
d
V
i
d
t
V_0 = -0.5
\frac{dV_i}
{dt}
V
0
=
−
0.5
d
t
d
V
i
4.
V
0
=
−
1
8
d
V
i
d
t
V_0 = -
\frac{1}
{8}
\frac{dV_i}
{dt}
V
0
=
−
8
1
d
t
d
V
i
💡 로그인하면 학습 진행률이 자동으로 저장되고, 북마크와 오답노트를 사용할 수 있습니다.
이전
다음
